Search for a command to run...

В обычной DRAM каждый бит хранится как электрический заряд в конденсаторе размером с несколько нанометров. Космические лучи, альфа-частицы от распада изотопов в корпусе микросхемы и тепловые флуктуации вызывают случайное изменение состояния ячеек — «мягкие ошибки» (soft errors).
В персональном компьютере такая ошибка в худшем случае приведёт к зависанию. На сервере с базой данных, работающем 24/7, некорректированная ошибка приводит к тихому повреждению данных — без каких-либо сообщений об ошибках.
Ячейки DDR5 меньше, чем в DDR4 — вероятность мягких ошибок выше. Именно поэтому DDR5 включает On-Die ECC (ODECC) прямо в кристалл DRAM как обязательный стандарт. Но ODECC защищает только данные внутри кристалла — системный уровень ECC по-прежнему необходим.
SECDED (Single Error Correction, Double Error Detection) — базовый уровень ECC. На каждые 64 бита данных добавляются 8 бит контрольного кода. Обнаруживает и исправляет одиночные битовые ошибки, обнаруживает (но не исправляет) двойные. Для этого шина памяти расширяется с 64 до 72 бит (x72).
Chipkill — защита от полного отказа одного чипа DRAM. Реализуется только при использовании микросхем x4 (18 чипов на планку), где данные одного чипа распределяются по нескольким в RAID-подобном паттерне. Чипы x8 обеспечивают только SECDED — при отказе одного чипа x8 данные теряются. Все корпоративные RDIMM используют x4-чипы с Chipkill.
Сигналы от контроллера памяти CPU идут напрямую к чипам DRAM без буферизации. Минимальная задержка. Ограничение: при установке 4 планок нагрузка на контроллер не позволяет работать на высоких скоростях. Максимум для UDIMM — ~48 ГБ в двухсокетном сервере при DDR4. Не подходит для enterprise-серверов с большим объёмом памяти.
DDR5 ECC UDIMM и DDR5 ECC RDIMM несовместимы на уровне платформы (разные схемы управления питанием).
Между CPU и чипами DRAM устанавливается регистровый буфер (RCD — Registered Clock Driver). CPU отправляет команды в RCD, который ретранслирует их чипам DRAM. Добавляет ~1 такт задержки, но снимает электрическую нагрузку с контроллера.
Результат: та же платформа поддерживает до 192 ГБ и более на RDIMM против 48 ГБ на UDIMM. Стандарт для всех современных серверов на Intel Xeon и AMD EPYC.
Буферизует как сигналы адреса/команд (как RDIMM), так и двунаправленные линии данных. Использует более сложный чип iMB (isolation Memory Buffer). До 8 физических рангов модуля выглядят для контроллера как 1 логический ранг — это позволяет устанавливать больше рангов, чем поддерживает контроллер напрямую.
Применение: максимальная ёмкость на DDR4-платформах (384 ГБ и более). В эпоху DDR5 потребность в LRDIMM снижается — DDR5 RDIMM с 3DS-чипами закрывают ту же нишу.
Новейший тип: два ранга работают одновременно, удваивая пропускную способность одного канала. До 8800 МТ/с и выше. Предназначен для задач HPC и ИИ, где пропускная способность памяти критична.
| Параметр | DDR4 | DDR5 |
|---|---|---|
| Каналов на планку | 1 × 64 бит (72 с ECC) | 2 × 32 бит (40 с ECC) |
| Максимальная скорость | 3200 МТ/с | 4800–8800+ МТ/с |
| Напряжение | 1,2 В | 1,1 В (~20% экономия) |
| Максимальная плотность кристалла | 16 Гбит | 64 Гбит |
| Максимальная ёмкость планки | ~128 ГБ | до 2 ТБ |
| On-Die ECC | Нет | Да (обязательно по стандарту) |
| Управление питанием | На материнской плате | На планке (PMIC-чип) |
В 2013 году типичный серверный процессор имел 12 ядер. Сегодня AMD EPYC 9654 насчитывает 96 ядер, Intel Xeon 6 — до 128 ядер. При этом пропускная способность памяти на ядро резко упала без перехода на DDR5.
Без DDR5 большинство ядер простаивает в ожидании данных из памяти. 12-канальная DDR5 в EPYC Genoa (460 ГБ/с) полностью раскрывает потенциал 96-ядерного процессора.
RUSSTEK поставляет серверную память Samsung, Micron и SK Hynix в форматах DDR4/DDR5 RDIMM и LRDIMM для серверов всех производителей.
Нужна дополнительная помощь?
Связаться с нами